SystemVerilog VMMのソースコードが公開

投稿日 : 2008年5月30日 0:21

(via Verification Engineerの戯言

 HDLの話し。Synopsysが提唱しているSystemVerilogの検証用手法VMMというのがあります。このVMMのライブラリを含むコードがApache License 2.0で公開されました。登録なしでもすぐダウンロードできます! SystemVerilog記述の良いサンプルにもなりますね。VMMCentral からダウンロードが可能です。

コメントの入力
タイトル
 
名前
 
Url
コメント